PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-065739

(43) Date of publication of application: 02.03.1992

(51)Int.CI.

G06F 12/06

(21)Application number: 02-177353

(71)Applicant: FUJI XEROX CO LTD

(22) Date of filing:

06.07.1990


(72)Inventor: YANAGISAWA KATSUHIKO

(54) MEMORY CONTROL DEVICE

(57)Abstract:

PURPOSE: To rapidly execute data transfer between banks by providing the memory control device with a row address tag memory for storing row addresses in each memory bank and comparing respective row addresses in each bank.

CONSTITUTION: The row address tag memory 31 has memory areas 311 to 314 corresponding to respective memory blocks 11–1 to 11–4, and at the time of inputting a bank address 18B and a row address 18R, outputs a row address written in a corresponding area 311 e.g. as an intra–tag memory row address 36R. A row address comparator 32 compares the row address 18R with the row address 36R, and when both the addresses 18R, 36R are different from each other, outputs a miss signal 37. At the output timing of the signal 37, a DRAM access timing device 33 outputs a tag memory reading/writing signal 38,



writes the row address 18R in the memory area 311 and updates its contents. Since the memory can be accessed in a rapid page mode even at the discrepancy of both the bank addresses, data transfer between the memory banks can rapidly be executed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 平4-65739.

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)3月2日

G 06 F 12/06

5 3 0

8841-5B

審査請求 未請求 請求項の数 2 (全9頁)

60発明の名称

メモリ制御装置

②特 願 平2-177353

②出 願 平2(1990)7月6日

加発明者 柳沢

克彦

埼玉県岩槻市府内3丁目7番1号 富士ゼロツクス株式会

社岩槻事業所内

の出 顧 人 富士ゼロツクス株式会

東京都港区赤坂3丁目3番5号

社

個代 理 人 弁理士 山内 梅雄

明四日

1. 発明の名称

メモリ制御装置

2. 特許 崩求の 億 囲

メモリバンクごとにロウアドレスを格納するロウアドレスタグメモリと、

被政バンクからなる高速ページモードのダイナミック・ランダム・アクセス・メモリに対するバンクアドレスが指定されたとき前配ロウアドレスタグメモリから鋭み出されたロウアドレスとこのダイナミック・ランダム・アクセス・メモリのアクセスを行うためのロウアドレスとを比咬するコンパレータと、

このコンパレータの比較結果が一致しないとき 前記アクセスを行うためのロウアドレスを行うためのロウアドレスタグメモリの数当するパンクに格納すると共に核当するメモリパンクにロウアドレスを与えて過常のアクセスを行う一方、コンパレータの比较結果が一致したとき高速ページモードでアクセスを行うメモリパンク アクセス制御手段

とを具備することを特徴とするメモリ制御装置。 2. メモリバンクごとにロウアドレスを格納するロウアドレスタグメモリと、

複数 パンクからなるスタティックカラムモード のダイナミック・ランダム・アクセス・メモリに 対する パンクアドレスが指定されたとき 前配 ロウアドレスタグメモリ から 読み出された ロウ アドレスと、このダイナミック・ランダム・アクセス・メモリのアクセスを行うためのロウアドレスとを比較するコンパレータと、

このコンパレータの比較結果が一致しない的にアクセスを行うためのロウアドレスタグメモリの該当するパンクには納まると共に該当するメモリパンクにロウアドレスを与えて過常のアクセスを与えて過常のアクセスを行う。コンパレータの比較結果が一致した。メモリバンクアクセス制御手段

とを具備することを特徴とするメモリ制御装置。

3. 発明の詳細な説明

「産業上の利用分野」

・本発明は複数 バンクのメモリブロックを有する メモリの制御装置に係わり、特にメモリブロック 間でのデータ の転送を高速度で行うようにしたメ モリ制御装置に関する。

「従来の技術」

CAS* (column address strobe) 、OE* (output enable) 、WE* (write enable)の各信号を表わしている。

それぞれのメモリブロック11-1~11-4 は、中央演算処理装置16との間にデータバス 17を接続しており、データの読み出しや書き込 みが行われるようになっている。この中央演算処 理装置16から出力されるアドレス情報は、ロウ アドレス18R、カラムアドレス18Cおよびバ ンクアドレス18Bから構成されている。これら はDRAMTクセスタイミング装置12に供給さ れる。また、ロウアドレス18Rとバンクアドレ ス18Bはロウアドレスコンパレータ19に供給 され、ここでプリーピアス(previous) アドレスラ ッチ21から供給されるブリーピアスロカアドレ ス 2 2 Rとブリーピアスパンクアドレス 2 2 Bと 比較されるようになっている。ブリーピアスアド レスラッチ21は、DRAMTクセスタイミング 装置12から出力されるアドレスラッチ信号23 で中央演算処理装置16から出力されるロウアド

レス 1 8 R およびパンク T ドレス 1 8 B を ラッチ し、 1 サイクル遅れた 周期でプリーピアスロウ T ドレス 2 2 R とプリーピアスパンク T ドレス 2 2 Bを出力するようになっている。

ロウアドレスコンパレータ 1 9 は、 2 系統のアドレスコンパレータ 1 9 は、 2 系統のアドレスを比較してこれらがアドレスの少ななもともの方が異なった場合にはミス (MISS) 信号 2 4 を出力するようになっている。なお、 DRAMアクセスタイミングを設置 1 2 はリフレッシュするタイミングを設定するようになっている。

第14図は、このような従来の装置におけるメモリのアクセス方法を説明するためのものである。この従来のメモリ制御装置では、通常のアクセスサイクルを採用している。通常のアクセスサイクルは、第13図のロウアドレスコンパレータ19 からミス信号24が出力される場合に採用される。 この場合には、ロウアドレス 1 8 R (第 1 4 図 a) が R A S 信号 (第 1 4 図 b) によってラッチされ、 C A S * 信号 (同図 c) がラッチされた時点でデータのアクセス (同図 d) が行われる。 このとき、ロウアドレス 1 8 R とバンクアドレス 1 8 B がブリーピアスアドレス ラッチ 2 1 に ラッチされる。 第 1 4 図で時間 T: は、通常のアクセスに要する時間である。

特開平4-65739 (3)

のアクセスに要する時間が第14図のようにT2 となり、大幅な時間短縮が可能になる。

「発明が解決しようとする顯頤」

以上、高速ページモードのDRAMを用いるメモリ制御装置について説明したが、スタティック

カラムモードのDRAMについても同様な問題が あった。すなわち、スタティックカラムモードの DRAMを使用するメモリ制御装置でも、従来か ら第13図に示したプリーピアスアドレスラッチ 21と同様なプリーピアスアドレスラッチを備え ており、これにロウアドレスを格納するようにな っていた。そして、現行のバンクアドレスとロウ アドレスとをコンパレータで比咬し、一致した場 合にはスタティックカラムモードでメモリをアク セスし、不一致の場合には盗常のメモリアクセス を行うようになっていた。しかし、この場合にも、 前回のメモリアクセスと現行のメモリアクセスに おいてパンクアドレスが変化した場合にはスタテ ィックカラムモードによるアクセスを中断する必 要があり、メモリパンク間のデータ妘送のオーバ ヘッドが大きいという問題があった。

そこで本発明の第1の目的は、高速ページモードのDRAMについてバンク間でデータの伝送を行う場合にも高速ページモードを実現することのできるメモリ制御装置を提供することにある。

本発明の第2の目的は、スタティックカラムモードのDRAMについてバンク間でデータの転送を行う場合にもスタティックカラムモードを実現することのできるメモリ制御装置を提供することにある。

「腰題を解決するための手段」

 手段とをメモリ制御装置に具備させる。.

そして、メモリバンク単位でロウアドレスを比 饺することにして、バンク間でデータの伝送を行 う場合にも高速ページモードを実現できるように する。

 そして、メモリバンク単位でロウアドレスを比較することにして、バンク間でデータの転送を行う 合にもスタティックカラムモードを実現できるようにする。

「実施例」

以下実施例につき本発明を詳細に説明する。

第1図は本発明の一実施例におけるメモリ制御装置とこれによって制御されるメモリを表わしたものである。この第1図で第13図と同一部分には同一の符号を付しており、これらの説明を適宜省略する。

この実施例のメモリ制御装置は、中央演算処理装置16と、これからパンクアドレス18Bの供給を受けるロウアドレスタグメモリ31と、ロウアドレスコンパレータ32と、各メモリブロック11-1~11-4に対するアクセスタイミングを設定するDRAMアクセスタイミング装置33と、リフレッシュタイマ34によって構成されている。

理装置16から出力されたロウアドレス18Rとを比較する。この結果、両者が一致しなかった場合には、高速ページモード以外のモードとして通常のアクセスが行われるモードとなる。

第3図は、通常のアクセスが行われるこのモードを説明するためのものである。

以上のような構成のメモリ制御装置でメモリブロック11-1~11-4のアクセスが行われる場合、中央演算処理装置16からアドレス情報18が出力される。

第2図は、このアドレス情報の構成を表わしたものである。アドレス情報18は、上位から下位に向けて、パンクセレクトのためのパンクアドレス18B、ロウアドレス18Rおよびカラムアドレス18Cの順に配置されている。

対して第3図cに示したようにRAS信号を出力する。

また、このタイミングでDRAMアクセスタイミング装置 3 3 は、タグメモリ・リードライト信号 3 8 (第 3 図 e) をロウアドレスタグメモリ 3 1 に対して出力し、選択されたメモリブロック 1 1 - 1 に対応するメモリ領域 3 1 にこのロウアドレス 1 8 Rを書き込む。これによって、メモリ領域 3 1 の内容が最新のものに更新されたことになる。

更に次のタイミングで、DRAMアクセスタイミング装置33は第3図dに示したようにCAS・信号をメモリブロック11-1-4に供給し、第3図fに示したようにメモリブロック11-1に対するアドレスが確定する。この状態で、DRAMアクセスタイミング装置33はデータアクノリッジ信号(DTACK)39(第3図8)を中央演算処理装置16に返してアドレス情報の転送のためのパスサイクルを終了させる。

第4図は、ロウアドレスタグメモりと各メモリ

特開平4-65739 (5)

以上説明したようにロウアドレスタグメモリ31 (第1図)の各メモリ領域31:~314にはる 各メモリブロック11-1~11-4に対応 る。 をこで、ウ、メモリブロック11-1のこの る。 そこで、メモリブロック11-1のこの 最新のロウアドレス18Rと同一のロウアドレス 18Rがアドレス情報18の一部としてバスライ ン17上に送出されたものとする。この場合には、 高速ページモードが実行される。

第 5 図は、この高速ページモードを説明するためのものである。

第5図aに示したようにアドレス情報18がバ

このように商速ページモードでは、カラムモードのみが与えられるので、アクセスが高速化する。 第6図は、通常のアクセスサイクルと高速ペー ジモードにおけるアクセスサイクルを対比したも

のである。同図aはTドレス情報を、 同図bはRAS。 信号を、 同図cはCAS。 信号を、 同図cは CAS。 信号を、 同図bは CAS。 信号を、 同図bは CAS。 信号を、 同図bはガータをそれぞれ示している。 第14図でも 説明した 追り、 過常の アクセス サイクルにおける 高速ページモード の時間 T₁2 の方が格段に 短いことがわかる。

第7図は、このメモリ制御装置におけるリフレッシュサイクルを示したものである。

の D R A M に保持されていたロウアドレスが切り 換わるためである。

「変形例」

以上、高速ページモードを用いたメモリ制御装置について説明したが、本発明の技術思恕はスタティックカラムモードを用いたメモリ制御装置にも同様に適用することができる。

この変形例のメモリ制御装置では、パンクアドレスごとに前回のメモリアクセスのロウアドレスを保持することにして、パンク間でデータの伝送を行う場合においてもスタティックカラムモードを中断する必要がないようにしている。

第8図は、この変形例におけるメモリ制御装置とこれによって制御されるメモリを設わしたものである。第8図で第1図と同一部分には同一の符号を付しており、これらの説明を登宜省略する。

この変形例のメモリ制御装置は、 D R A M アクセスタイミング装置 5 1 にスタティックカラムモード D R A M のメモリブロック 5 2 - 1 ~ 5 2 - 4 を接続している。

特開平4-65739 (6)

このメモリ制 装置で各メモリブロック 5 2 ー 1 ~ 5 2 ー 4 の ア ク セス が 行われる 場合、 先 の 実 施 例 の 第 2 図 で 示 し た よ う な ア ド レ ス 信 報 が バス ライン バス ライン 1 7 上 に 送出 さ れ 、 先 の 実 施 例 と 同様 に ロ ウ ア ド レ ス 1 8 R に よ っ て ック 5 2 ー 2 グ メ モ リ 3 1 が ア ド レ ッシング さ れ る。 以 下 、 ロ ウ ア ド レ ス 1 8 R に よ っ て メ モ リ ブ ロ ック 5 2 ー 1 が 選択された 場合を 説明する。

この場合には、ロウアドレスコンパレータ 3 2 がロウアドレス 1 8 R と タグメモリ内ロウアドレス 3 6 R を比較し、比較結果が不一致の場合には通常のアクセスモードでメモリブロック 5 2 - 1 がアクセスされる。

第9図は、通常のアクセスモードを説明するためのものである。先の実施例の第3図と異なるのは、スタティックカラムモードDRAMが制御の対象となるので、第9図はに示したCAS*信号がレレベルに変化した状態でカラムアドレスが設定される。

第10図は、ロウアドレスコンパレータの比較

結果が一致した場合のスタティックカラムモードを説明するためのものである。先の実施例の第5 図と比較して第10図dではCAS・信号がLレベルに保持されたままで、この状態でカラムアドレスの切り換えが行われる。

第 1 2 図は、このスタティックカラムモードの DRAMを使用するメモリ制御装置のリフレッシュサイクルを表わしたものであり、先の実施例の

第7図に対応する。この変形例でも第12図bおよびcに示すようにCASピフォアRAS・リフレッシュを採用してッシュ・リクエスト信フフリンスト信フフリクエスト信フレッショ・リクエスト信フフリクエスト信ライミングでククラッシ信号42(第11図d)がロウアドレスグッシに供給され、その内容を無効化する。これは、先の実施例と同様にロウアドレスが切り替わるためである。

「発明の効果」

以上説明したように請求項1記載の発明にように請求項1記載の発明にように請求項イージをサインのロウスを表示を表示して、ロウスとのロウスをといるというでは、ロウスを出されているとにしたので、パンクケンスが一致なるにしたので、パンクをよってというでき、メモリバンク間の転送を高速で行うこと

ができるという利点がある。

4. 図面の簡単な説明

第1図〜第7図は本発明の一実施例を説明するためのもので、このうち第1図はメモリ制御装置とこれによって制御されるメモリを表わしたたり図、第2図はアドレス情報の構成を表わしたりの関係を表わした説明図、第3図は「ロウアドレスタグメモリと各メモリブロックの関係を表わしたタイミング

特開平4-65739 (ア)

図、第6図は迢常のアクセスサイクルと高速ペー ジモードにおけるアクセスサイクルを対比したタ イミング図、第7図はりフレッシュサイクルを安 わしたタイミング図、第8図~第12図は本発明 の変形例を説明するためのもので、このうち第8 図はこの変形例におけるメモり制御装置とこれに よって制御されるメモリを衰わしたブロック図、 第9図は過常のアクセスモードを安わしたタイミ ング図、第10図はロウアドレスコンパレータの 比蛟結果が一致した場合のスタティックカラムモ ードを説明するためのタイミング図、第11図は スタティックカラムモードにおける通常のアクセ スモードとスタティックカラムモードを比较した タイミング図、第12図はリフレッシュサイクル を妄わしたタイミング図、第13図は従来におけ る複数バンクのメモリブロックを有するメモリと その制御装置を装わしたブロック図、第14図は このような従来の装置におけるメモリのアクセス 方法を説明するためのタイミング図である。

1 1 … … メモリブロック (高速ページモードの D R A M)、

16……中央演算処理装置、


3 1 ……ロウアドレスタグメモリ、


32……ロウアドレスコンパレータ、

3 3 、 5 1 ······· D R A M アクセスタイミング 装


5 2 ····· メモリブロック (スタティックカラム モードのDRAM)。


出 類 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄





特閒平4-65739 (8)





THIS PAGE BLANK (USPTO)